# PATENT ABSTRACTS OF JAPAN

(11) Publication number: 2000026196 A

(43) Date of publication of application: 25 . 01 . 00

(51) Int. CI

C30B 29/06

C30B 33/02

H01L 21/208

H01L 21/322

(21) Application number: 11084915

(22) Date of filing: 26 . 03 . 99

(30) Priority: 01 . 05 . 98 JP 10122284

(71) Applicant:

NIPPON STEEL CORP NSC

ELECTRON CORP

(72) Inventor:

IKARI ATSUSHI SAKAMOTO HIKARI NAKAI KATSUHIKO HOSHINO TAIZO

# (54) SILICON SEMICONDUCTOR SUBSTRATE AND ITS PRODUCTION

#### (57) Abstract:

PROBLEM TO BE SOLVED: To prevent vacancy defects from being caused by adding nitrogen and thereby to produce a heat-treated substrate having a high quality surface layer of denuded zone(DZ) in the production of a silicon single crystal substrate by a Czochralski method.

SOLUTION: In this production, nitrogen is added at the time of producing a silicon single crystal by a Czochralski method and the produced silicon single

crystal contg.  $1\times1013$  to  $1\times1016$  atoms/cm3 nitrogen is subjected to heat treatment to produce a semiconductor substrate in which the density of crystal defects each having a  $\approxeq0.1~\mu\text{m}$  size (expressed in terms of the diameter), in the region ranging from the surface of the substrate to a 1  $\mu\text{m}$  depth, is  $\leqq104$  ((number of defects)/cm3). Thus, the objective substrate having an almost defectless surface layer of denuded zone(DZ) can be produced and a wafer that enable a high manufacturing yield of a device, can be provided.

COPYRIGHT: (C)2000,JPO

## (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出顧公開番号 特開2000-26196

(P2000-26196A)

(43)公開日 平成12年1月25日(2000.1.25)

		<b>識別記号</b>	FΙ				テーマ	コート。(参	考)
(51) Int.Cl.7		的40712 brz - 1	C30B 29	/06			A	•	
C30B	29/06		0002	, •••		502	H		
		502	~~	/00	·		-		
	33/02	•		3/02			_		
H01L	21/208			/208			P		
110 12	21/322			/322			Y		
	21/322		審查請求	未請求	謝求項(	の数9	OL	(全 10	頁) ———
(21)出願番	 身	特顧平11-84915	(71)出顧人		以鍵株式		<del>-</del>		
(22)出顧日		平成11年3月26日(1999.3.26)	(71) 出願人	0001110				番3号	
(31)優先権 (32)優先日		特展平10-122284 平成10年5月1日(1998.5.1)			ツ電子株 中央区八			12号	
(33)優先權		日本 (JP)	(72) 発明者		県川崎市 護株式会				新
·			(74)代理人		349 八田	幹雄	<i>(</i> \$\\ 34	<b>š</b> )	
								最終頁( 	こ続く 

# (54) 【発明の名称】 シリコン半導体基板及びその製造方法

## (57)【要約】

【課題】 本発明は、チョクラルスキー法によるシリコン単結晶基板の作成において、窒素を添加することにより空孔欠陥の発生を防ぎ、高品質な表面無欠陥層をもった熱処理基板を作成することを目的とする。

【解決手段】 チョクラルスキー法によるシリコン単結 晶製造時に窒素を添加し、結晶中に $1 \times 10^{13}$  a t o m s/cm³以上 $1 \times 10^{13}$  a t o m s/cm³以下含有 させた結晶を熱処理することにより基板表面から深さ  $1 \mu$ mまでの領域において、直径換算で $0.1 \mu$ m以上の 結晶欠陥の密度が $10^4$ 個/cm³以下である半導体基 板を得る。

【効果】 本発明の基板を用いることにより、ほぼ無欠陥の表面欠陥層を有する基板を作成でき、デバイスの作成歩留まりが高いウエハを提供することができる。

1

#### 【特許請求の範囲】

【請求項1】 チョクラルスキー法又は磁場印加チョクラルスキー法により育成したシリコン単結晶から得たシリコン半導体基板であって、少なくとも基板表面から深さ1μmまでの領域において、直径換算で0.1μm以上の結晶欠陥の密度が10°個/cm³以下であることを特徴とするシリコン半導体基板。

【請求項2】 シリコン半導体基板の厚み中心における 窒素含有量が1×10<sup>33</sup> a t o m s / c m<sup>3</sup> 以上1×1 0<sup>16</sup> a t o m s / c m<sup>3</sup> 以下である請求項1記載のシリ 10 コン半導体基板。

【請求項3】 シリコン半導体基板の窒素含有量が1×10<sup>16</sup>atoms/cm³以下であり、かつ該基板中を二次イオン質量分析法で測定した窒素濃度が、平均信号強度の2倍以上の信号強度を示す窒素偏析による局所濃化部を有する請求項1記載のシリコン半導体基板。

【請求項4】 シリコン半導体基板の厚み中心における 窒素含有量が1×10<sup>1</sup> atoms/cm³ 以上1×1 0<sup>1</sup> atoms/cm³ 以下であり、かつ該基板中を二 次イオン質量分析法で測定した窒素濃度が、平均信号強 20 度の2倍以上の信号強度を示す窒素偏析による局所濃化 部を有する請求項1記載のシリコン半導体基板。

【請求項5】 チョクラルスキー法又は磁場印加チョクラルスキー法により育成したシリコン単結晶から得たシリコン半導体基板であって、基板厚み中心から表面に向かって結晶欠陥が減少する密度分布を有し、基板表面における直径換算で0.1μm以上の結晶欠陥の面密度が1個/cm²以下であり、かつ基板表面から深さ0.1μmにおける直径換算で0.1μm以上の結晶欠陥の体積密度が基板厚み中心に比べ1%以下であり、さらに基30板厚み中心における窒素含有量が1×10¹¹atoms/cm³以下であることを特徴とするシリコン半導体基板。

【請求項6】 1×10<sup>1</sup> atoms/cm³ 以上1. 5×10<sup>1</sup> atoms/cm³ 以下の窒素を含有するシリコン融液を用いてチョクラルスキー法又は磁場印加チョクラルスキー法により育成したシリコン単結晶から得たシリコン半導体基板を、1000℃以上1300℃以下の温度で1時間以上熱処理することを特徴とするシリコン半導体基板の製造方法。

【請求項7】 シリコン単結晶をチョクラルスキー法又は磁場印加チョクラルスキー法により育成する際に、引上速度をV(mm/min)、シリコンの融点から1300℃までの温度範囲における引上軸方向の結晶内温度勾配の平均値をG(℃/mm)とするとき、V/G≥0.2(mm²/℃min)を満足する条件で育成する請求項6記載のシリコン半導体基板の製造方法。

【請求項8】 非酸化性ガス雰囲気中で熱処理する請求項6又は請求項7記載のシリコン半導体基板の製造方法。

【請求項9】 酸素を0.01vo1%以上100vo 1%以下含有するガス雰囲気中で熱処理した後、さらに 基板表面を0.5μm以上1.0μm以下研磨して、基 板表面を鏡面とする請求項6又は請求項7記載のシリコ ン半導体基板の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、シリコン半導体基板の品質改善に関し、特に、基板内部あるいは基板表面の欠陥を除去し、基板上に作成するデバイスの歩留りを向上させるシリコン半導体基板及びその製造方法に関する。

[0002]

【従来の技術】シリコン半導体基板を用いて半導体デバ イスを作成する際に、基板中の結晶欠陥がデバイスの動 作不良を引き起とし、基板中の結晶欠陥密度によりデバ イスの製造歩留りが変化することが知られている。近 年、このデバイス動作不良を引き起こす結晶欠陥とし τ. COP (Crystal Originated Particle)と呼ばれる欠陥が注目されている。 これは、シリコン半導体基板をアンモニアー過酸化水素 の混合液でエッチングした際、結晶中の格子欠陥を原因 としたピットが基板表面に生じ、基板表面のパーティク ルを計数する検査装置によりこのピットが測定されるた め、とのように呼ばれている。COPとはとのような測 定法で検出される欠陥全般を指す名称であるが、通常の チョクラルスキー (CZ) 法もしくは磁場を印加したC Z法により育成されたシリコン単結晶では、この欠陥の 実体は結晶中の八面体様の空隙(以下、空孔欠陥と称 す) と考えられており、これがデバイスの構造的な破壊 を引き起こすと推定されている。このようなデバイス作 成に有害なCOPを低減あるいは消滅させる技術とし て、これまでにいくつかの提案がなされている。

【0003】COPを消滅させる技術として、単結晶育成の際の結晶成長速度を0.8mm/min以下とすることが知られている(特開平2-267195号公報)。これは、空孔欠陥を作る要素である空孔型点欠陥(vacancy)の結晶成長界面での導入量を減少させ、また単結晶の冷却速度を緩やかなものとすることにより、冷却中に発生する過飽和な空孔型点欠陥(vacancy)の発生を抑えるものである。しかしながら、この方法では、成長速度の低下による生産性の低下を招くとともに、転位ループ等のCOPとは別種の結晶欠陥を発生させると言う問題がある。

[0004] COP発生を抑制する技術としては、単結晶の冷却挙動の制御、特に単結晶が約1200℃から1000℃の温度範囲を通過する時間の制御が有効であることが知られている(特開平8-12493号公報、特開平8-91983号公報、特開平9-227289号の公報)。これらの技術は、単結晶の成長速度を大きく低

下させないため、生産性という点では問題はないが、C OP密度の低減下限は概ね10°個/cm°程度であ り、更なる低減、例えば10°個/cm°以下の密度を 達成することは困難である。

【0005】また、COP低減技術として結晶育成時に 結晶を冷却する際850℃~1100℃の温度範囲での 冷却中の単結晶の保持時間を80分未満とし、または結 晶を育成する際窒素濃度が1×1014/cm3であるシ リコン単結晶を育成し、その後シリコンウェハに加工後 1000°C以上の温度で1時間以上熱処理する技術が知 10 られている(特開平10-98047号公報)。 これ は、結晶製造時に発生するCOPのサイズ分布をより小 さい方にシフトさせることにより熱処理の際に欠陥を消 滅させやすくする技術である。しかしながら、このサイ ズ減少の効果は酸素濃度が低いほど顕著とされており、 チョクラルスキー法で常用される7~10×10<sup>17</sup>/c m'の酸素濃度では実施されていない。このため、通常 基板中の酸素濃度を髙めることにより得られる基板内部 での酸素析出物の発生を利用したゲッタリング能の付与 とCOPの低減との両立が難しい。

【0006】また、単結晶育成時のCOP低減技術以外 にも、単結晶からスライス・研磨して基板とした後に熱 処理をすることにより、基板表面のCOPを低減・消滅 させる技術も知られている。例えば、特開平3-233 936号公報には、800~1250℃で10時間以下 の熱処理を行うことが提案されている。しかしながら、 この公報の実施例に示されている酸化雰囲気で熱処理を 行うと、基板表面の酸化侵食に伴い、空孔欠陥が基板表 面に転写され、基板表面のピットの増大を招くと言う欠 点があるとともに、基板表面から深さ1μmの範囲内の 30 COP密度を10′個/cm'以下とすることは困難で ある。また、特開昭59-20264号公報には、水素 雰囲気中で熱処理することが提案されている。この方法 は、水素雰囲気を用いることにより、最表面のCOPを 消滅させ、かつ表面から0.5μm以内のСΟΡ密度を 10′個/cm′以下とすることができるが、表面から さらに深い部分のCOP密度を10°個/cm'以下と することはできず、デバイス作成の観点からは無欠陥層 の形成が不充分である。さらに、この方法では、水素と いう爆発性の雰囲気を用いるため安全上の対策を充分に 40 行う必要がある。

【0007】シリコンの単結晶成長の際に窒素を添加することについて、添加方法に関しては特開昭60-251190号公報等が知られている。また、フロートゾーン(FZ)単結晶における窒素添加効果として、特開昭57-17497号公報等には結晶強度の増加が、特開平8-91993号公報には抵抗率の変化を抑える方法が開示されている。さらに、酸素が単結晶中に存在する場合には、窒素を添加することによりCOP欠陥が小さくなることがD. Graf等によって報告されている

(The Electrochemical Society Proceeding Vol. 96-13, pp117, 1996)が、このメカニズムについては、FZ結晶中の空孔型欠陥(vacancy)を抑制するのと同様なメカニズムがCZ結晶の場合にも働き、空孔型欠陥の凝集体である空孔欠陥のサイズを小さくしているものと推論している。

[0008]

【発明が解決しようとする課題】本発明は、半導体デバイス作成用のシリコン半導体基板において、前述したような従来の技術では完全には除去できないデバイス作成上問題となる結晶欠陥を、生産性良く、効果的に低減あるいは消滅させたシリコン半導体基板及びその製造方法を提供することを目的とする。

[0009]

【課題を解決するための手段】我々は、シリコン半導体基板中に生成する欠陥について鋭意検討を加え、シリコン半導体基板のデバイス作成領域で問題となる大きさの欠陥をほぼ完全に消滅できることを見出し、本発明を完成させたものである。

【0010】即ち、本発明は、チョクラルスキー(C Z)法又は磁場印加CZ法により育成したシリコン単結 晶から得たシリコン半導体基板であって、少なくとも基 板表面から深さ 1 μ m までの領域において、直径換算で 0. 1μm以上の結晶欠陥の密度が10′個/cm゚以 下であることを特徴とするシリコン半導体基板である。 更に好ましくは前記シリコン半導体基板の厚み中心にお ける窒素含有量が1×10<sup>13</sup>atoms/cm<sup>3</sup>以上1 ×10<sup>16</sup>atoms/cm³以下であるシリコン半導体 基板である。また、本発明は、前記シリコン半導体基板 の窒素含有量が1×1016atoms/cm3以下、特 に1×10<sup>11</sup>atoms/cm'以上1×10<sup>16</sup>ato ms/cm³以下であり、かつ該基板中を二次イオン質 量分析法で測定した窒素濃度が、平均信号強度の2倍以 上の信号強度を示す窒素偏析による局所濃化部を有する シリコン半導体基板である。

【0011】また、本発明は、CZ法又は磁場印加CZ法により育成したシリコン単結晶から得たシリコン半導体基板であって、基板厚み中心から表面に向かって結晶 7年である。1 μm以上の結晶欠陥の面密度が1個/cm以下であり、かつ基板表面から深さ0.1μmにおける直径換算で0.1μm以上の結晶欠陥の体積密度が基板厚み中心に比べ1%以下であり、さらに基板厚み中心における窒素含有量が1×10<sup>11</sup> a t oms/cm<sup>11</sup> 以下であることを特徴とするシリコン半導体基板である。ここでいう結晶欠陥に含まれるものとしては空孔欠陥、酸素折出物、積層欠陥などのデバイス不良の原因となるあらゆる結晶欠陥を 150 指す。

【0012】また、本発明は、1×10<sup>16</sup>atoms/ cm'以上1.5×10"atoms/cm'以下の窒 素を含有するシリコン融液を用いてCZ法又は磁場印加 CZ法により育成したシリコン単結晶から得たシリコン 半導体基板を、1000℃以上1300℃以下の温度で 1時間以上熱処理することを特徴とするシリコン半導体 基板の製造方法であり、更に、シリコン単結晶をCZ法 又は磁場印加CZ法により育成する際に、引上速度をV (mm/min)、シリコンの融点から1300℃まで の温度範囲における引上軸方向の結晶内温度勾配の平均 10 値をG (℃/mm) とするとき、V/G≥0.2 (mm ' / ℃m i n ) を満足する条件で育成することが好まし く、また熱処理条件としては、非酸化性ガス雰囲気中で 熱処理すること、もしくは、酸素を0.01vo1%以 上100vo1%以下を含有するガス雰囲気中で熱処理 した後基板表面を0.5µm以上1.0µm以下研磨し て基板表面を鏡面とすることが、好ましい。

[0013]

【発明の実施の形態】以下に、本発明について詳細に説 明する。

【0014】本発明のシリコン半導体基板は、CZ法又 は磁場印加CZ法により育成したシリコン単結晶から得 たシリコン半導体基板であって、少なくとも基板表面か **ら深さ1μmまでの領域において、直径換算で0.1μ** m以上の結晶欠陥の密度が10°個/cm'以下である ことが必要である。我々は、シリコン半導体基板のデバ イス作成領域における結晶欠陥について検討を加えた結 果、デバイスの構造的な破壊を確実に引き起とす欠陥 は、直径換算で0.1 $\mu$ m以上の大きさを持つものであ り、この大きさより小さい欠陥は障害にならないことが 多いことを見出した。また、シリコン半導体基板のデバ イス作成では、表面から深さ 1 μ mまでの領域の欠陥が 歩留まりに大きく影響するため、少なくとも基板表面か **ら深さ1μmの領域において、デバイスに有害な欠陥を** 除去できれば、基板上に作成するデバイスの歩留りを大 幅に向上できる。欠陥密度としては体積密度で10゚個 /cm'以下であれば1cm×1cm×1μmの領域に 欠陥 1 個の割合であり、現在のデバイスの大きさを考慮 するとほぼ十分な欠陥密度であると考えられる。

【0015】また、さらに本発明のシリコン半導体基板 40は、基板厚み中心において窒素を1×10<sup>11</sup> a t o m s / c m <sup>3</sup> 以上1×10<sup>11</sup> a t o m s / c m <sup>3</sup> 以上1×10<sup>11</sup> a t o m s / c m <sup>3</sup> 以上1×10<sup>11</sup> a t o m s / c m <sup>3</sup> 以上1×10<sup>11</sup> a t o m s / c m <sup>3</sup> 以上1×10<sup>11</sup> a t o m s / c m <sup>3</sup> 以上1×10<sup>11</sup> a t o m s / c m <sup>3</sup> 以上1×10<sup>11</sup> a t o m s / c m <sup>3</sup> 以上1×10<sup>11</sup> a t o m s / c m <sup>3</sup> 以上2×10<sup>11</sup> a t o m s / c m <sup>3</sup> 以上2×10<sup>11</sup> a t o m s / c m <sup>3</sup> 以上2×10<sup>11</sup> a t o m s / c m <sup>3</sup> 以上2×10<sup>11</sup> a t o m s / c m <sup>3</sup> 以下含有することが好ましい。シリコン単結晶中に窒素を導入することにより、結晶育成時の点欠陥濃度及び点欠陥の凝集挙動が変化して、結晶中に空孔欠陥を変容させ、密度が10<sup>7</sup> 個/ c m <sup>3</sup> 以上の酸素析出物が発生するようになる。引上条件によっては変容した空孔欠陥が酸素析 50

出物の密度の5%以下発生する場合がある。基板中の窒素含有量が、1×10<sup>11</sup>atoms/cm<sup>1</sup>未満では空孔欠陥を変容させることが難しく、1×10<sup>11</sup>atoms/cm<sup>1</sup> 超になると結晶育成の際転位が入りやすくなり、また窒素が酸素と複合欠陥を形成して基板の抵抗を変化させたり、さらに熱処理により積層欠陥ができやすくなる。なお、基板中の窒素含有量は、SIMS(Secondary Ion Mass Spectroscopy)を用いることにより測定できる。

6

【0016】さらに本発明においては、前記シリコン半 導体基板の窒素含有量が1×1016 a t o m s/c m3 以下、特に1×10"atoms/cm'以上1×10 16 a toms/cm<sup>3</sup>以下であり、かつ該基板中を二次 イオン質量分析法で測定した窒素濃度が、平均信号強度 の2倍以上の信号強度を示す窒素偏析による局所濃化部 を有するものであることが好ましい。結晶育成の際に導 入された窒素は必ずしも結晶内に均一に分布するとは限 **らない。結晶の育成条件によっては、窒素の局所的な偏** 析・濃化により平均の窒素濃度もしくは測定下限の2倍 以上の強度で局所的な信号強度の増大が認められる場合 がある。これはたとえSIMSで測定された平均の窒素 濃度が1×10<sup>16</sup>atoms/cm<sup>1</sup>未満あるいは測定 下限以下の場合でもみられることがある。このような場 合でも、結晶育成時の点欠陥の凝集の抑制・酸素析出物 の生成は十分であり、その後のアニールにより容易に欠 陥を消滅させることができる。

【0017】また、窒素添加により発生した酸素析出物は、基板厚み中心から表面に向かって酸素濃度が減少する密度分布を持たせることにより、基板表面付近で消滅させることができる。そして、基板厚み中心から表面に向かって結晶欠陥の減少する密度分布がつくられ、基板表面から深さ0.1μmにおける直径換算で0.1μm以上の結晶欠陥の体積密度が基板厚み中心に比べ2桁以上(1%以下)低下させることが必要である。また基板最表面における直径換算で0.1μm以上の結晶欠陥の面密度も非酸化性雰囲気での熱処理あるいは表面の研磨により1個/cm³以下とすることができる。これらの結晶欠陥(主として酸素析出物)の密度を越えると、デバイスの構造的破壊を引き起こし易くなり、基板上に作成したデバイスの歩留りが悪化してしまう。

【0018】 このようなシリコン半導体基板の製造方法としては、CZ法又は磁場印加CZ法により上述の条件を満足する基板が得られる製造方法であれば良く、特に限定するものではない。しかしながら、生産性良く効率的に本発明のシリコン半導体基板を製造するためには、1×10'atoms/cm'以下の窒素を含有するシリコン融液を用いてCZ法又は磁場印加CZ法により育成したシリコン単結晶から得たシリコン半導体基板を、1000℃以上1300℃以下の温度で1時間以上熱処理することが望

ましい。窒素の偏析係数は7×10-4であり、1×10 <sup>16</sup>atoms/cm'以上1.5×10<sup>18</sup>atoms/ c m'以下の窒素を含有するシリコン融液を用いれば l ×10''atoms/cm'以上1×10''atoms /cm<sup>1</sup> 以下の窒素を含有した結晶を育成し得る。 【0019】また、CZ法もしくは磁場印加CZ法で結 晶を育成する際、引上速度をV (mm/min)とし、 シリコン融点から1300℃までの温度範囲における引 き上げ軸方向の結晶内温度勾配の平均値をG (°C/m m) とするとき、V / G値を0.2 (mm² /℃m i n)以上の条件のもとで、窒素をl×l016atoms /cm'以上1.5×10''atoms/cm'以下含 有するシリコン融液より育成し(通常の引き上げ炉では これは引上速度約1.5mm/min以上で、結晶中の 窒素濃度が1×10<sup>1</sup>atoms/cm<sup>1</sup>以上1×10 16 a t o m s / c m³ に対応する)、その結晶から作成 した半導体基板を用いることにより、表面無欠陥領域 (DZ層) の深さを 1 μm以上より深くすることができ

る。 【0020】上記の様に結晶中に窒素を含有した結晶 は、酸素析出物が発生しているため、ウエハ表面の酸素 を外方拡散させるだけで欠陥をほぼ完全に消滅させるこ とができる。また変容した空孔欠陥は不安定な形態を持 っており、熱処理により容易に消滅する。それに対し、 従来の結晶は空孔欠陥を消滅させなければならず、その 消滅にはシリコンの点欠陥の吸収放出及び結晶中の酸素 の析出・放出が複雑にからむためその熱処理バターンは 複雑になり、熱処理温度も1200℃程度の高温が必要 であり、また雰囲気として水素などの危険なガスを用い ないとより完全に消滅させることはできない。本発明の 30 熱処理温度に関しては1000℃以上1300℃以下、 望ましくは1100℃以上1200℃以下が適当であ る。温度が低いと酸素の外方拡散に多大の時間を要し、 温度が高すぎると結晶中の熱平衡酸素固溶度が上がり酸 素の外方拡散が起きなくなる。また、1150℃以上で は髙温になればなるほど基板表面の面荒れの問題が生じ る。また一般的に、熱処理炉を高温で稼働させる際には 予期しない炉体の汚染が生じやすくなるため、その危険 性を減少させるためには熱処理温度を低くできることが 望ましい。従って、必要なDZ層の深さおよび経済的な 観点からの熱処理時間の許容時間を勘案しながら、表記 の温度範囲でできるだけ低い温度で熱処理することが望 ましい。

【0021】また、本発明のウエハにおいて内部の酸素 析出物は熱処理により成長するため、熱処理ウエハは内 部に高密度のゲッタリング層を持つことができる。通常 のこの様な表面にDZ層を持ち内部に高密度のゲッタリ ング層を持つ、いわゆるIGウエハは3段の熱処理(酸 素の外方拡散+酸素析出核の形成+酸素析出物の形成) によってのみ作成することができるが、本発明の製造方 50

法を用いれば、通常のIGウエハよりもより完全性が高 いDZ層を持ちかつ内部に髙密度のゲッタリング層を持 つウェハを一回の熱処理で作成することが可能である。 【0022】熱処理雰囲気としてはウエハ表面の酸素濃 度を効果的に低減でき、その結果窒素添加により発生し た板状析出物を容易に消滅させることができる非酸化性 雰囲気が好ましい。非酸化性ガスとしては、経済性の観 点からアルゴンガスが望ましい。含有不純物純度、特に ガス中の不純物酸素の量を減らすという点ではヘリウム ガスを用いる利点があるが、経済性および、ヘリウムガ スの大きな熱伝導性に由来する熱処理炉の取り扱いの難 しさの等の問題がある。窒素ガスは基板表面に窒化物を 形成するため不適当である。水素などの還元性雰囲気も アルゴンガスと同等の効果を持つため使用することが可 能であるが、取り扱いの難しさ、特に爆発の危険性があ ることから、必ずしも適当であるとは言えない。

【0023】さらに付記すべきは、熱処理中に混入する不純物の量をできる限り減らす必要があることである。これは、試料の炉体内への挿入時を含む炉内雰囲気中の酸素がDZ層の完全性や結晶表面の面荒れに大きな影響を与えるためである。この点に関しては特願平9-297158号で指摘しているとおりである。また、これには不純物を低減することにより、表層の結晶の完全性をより上げることができることを指摘しており、この効果を用いて熱処理前に結晶表面に存在したCOPピットを平滑化することが可能である。

【0024】雰囲気ガスとして非酸化性雰囲気ではな く、酸素を0.01vol%以上100vol%以下含 む雰囲気を用いることもできるが、この場合は表面の再 研磨が必要である。酸素を混合させるメリットとしては 前節で指摘した、熱処理中に混入する水分などの不純物 の管理をゆるめることができることが挙げられる。具体 的な雰囲気としては、アルゴンなどの不活性ガス雰囲気 中に酸素を混合したガスが用いられる。混合させる酸素 の量としては数%が望ましいが、100 v o 1%酸素ガ スを用いることも可能である。混合量が0.01vol %未満であると、雰囲気ガスへの水分などの不純物の混 入を厳密に管理せねばならなくなり、酸素を混合させる メリットが無くなる。熱処理後のウエハ表面には、熱処 理中に発生した酸化膜により結晶欠陥の痕が、化学エッ チングのビットのようにウエハ表面に発生するため、表 面の再研磨が必要である。欠陥痕を完全に除去するため には表面を 0.5μm以上研磨する必要がある。また、 再研磨量が1. 0μmより大きいと、直径換算で0. 1 μm以上の結晶欠陥の密度が10′個/cm²以下であ る表面無欠陥層の厚みを1μm以上とすることが困難で

[0025]以上のように、結晶育成の際に窒素を含有させた結晶を熱処理することにより、従来よりも単純、 安全かつブロセス汚染の可能性が少ない熱処理条件で、 従来の熱処理ウエハと同等以上の欠陥密度の低減、従来 以上の深さのDZ層を得ることができる。

#### [0026]

【実施例】以下、実施例で本発明を具体的に説明する。 【0027】 (参考例) 参考例としてチョクラルスキー法により以下の8つの結晶を引き上げた。酸素濃度は約6.5~8.5×10³′atomos/cm³ (赤外吸収法によりJEIDAの換算係数を用いて測定) であった。いずれの結晶も約40kgの原料を溶解し、直径155mmの約30kgのインゴットを作成し、p型10Qcmの結晶を得た。窒素の添加はノンドーブのシリコン結晶にCVD法により窒化膜を形成したウエハを、原料の溶解時に同時に溶かすことにより行った。

[0028]1) 窒素添加を行わず引上速度1mm/minで結晶を育成した。

[0029] 2) 原料の融液中に窒素を7×10<sup>13</sup> a toms/cm<sup>3</sup> 添加し、引上速度1mm/minで結晶を育成した。このときのV/Gは0.15 (mm<sup>3</sup> / Cmin)である。結晶の窒素濃度をSIMSで測定したが、窒素は検出されず (1×10<sup>14</sup> a toms/cm<sup>20</sup> 以下)、平衡偏析係数から窒素の濃度を計算すると、結晶中に約5×10<sup>13</sup> a toms/cm<sup>3</sup> となった。

[0030]3) 原料の融液中に窒素を5×10<sup>16</sup> a toms/cm<sup>3</sup> 添加し、引上速度1mm/minで結晶を育成した。とのときのV/Gは0.15 (mm<sup>3</sup> / ℃min)である。結晶の窒素濃度をSIMSで測定したが、窒素は検出されず(1×10<sup>14</sup> a toms/cm<sup>3</sup> 以下)、平衡偏析係数から窒素の濃度を計算すると、結晶中に約4×10<sup>13</sup> a toms/cm<sup>3</sup> となった。

【0031】4) 原料の融液中に窒素を 3×10<sup>17</sup> a 30 toms/cm³ 添加し、引上速度1mm/minで結晶を育成した。このときのV/Gは0.15 (mm²/℃min)である。平衡偏析係数から窒素の濃度を計算すると、結晶中に約2×10<sup>11</sup> a toms/cm³ となった。結晶の窒素濃度をSIMSで測定すると、窒素を定量することはできなかったが、窒素のバックグラウンドレベルの 2倍以上の強度で局所的な窒素信号の増大が認められた。

【0032】5) 原料の融液中に窒素を5×10<sup>17</sup> a toms/cm³ 添加し、引上速度1mm/minで結 40 晶を育成した。このときのV/Gは0.15 (mm²/℃min)である。結晶の窒素濃度をSIMSで測定した結果、結晶中の窒素濃度は約5×10<sup>14</sup> a toms/cm³ であった。またこのSIMS測定の際、平均的な窒素の信号に対して、2倍以上に局所的に増加する窒素 濃度の増大が認められた。

【0033】6) 原料の融液中に窒素を5×10<sup>17</sup> a toms/cm<sup>1</sup> 添加し、引上速度2mm/minで結晶を育成した。このときのV/Gは0.3 (mm<sup>1</sup>/℃ min)である。結晶の窒素濃度をSIMSで測定した 50

結果、結晶中の窒素濃度は約5×10<sup>14</sup>atoms/cm<sup>3</sup>であった。またこのSIMS測定の際、平均的な窒素の信号に対して、2倍以上に局所的に増加する窒素濃度の増大が認められた。

【0034】7) 原料の融液中に窒素を5×10<sup>16</sup> a toms/cm<sup>1</sup> 添加し、引上速度1mm/minで結晶を育成した。このときのV/Gは0.15 (mm<sup>1</sup>/ °Cmin)である。結晶の窒素濃度をSIMSで測定した結果、結晶中の窒素濃度は約5×10<sup>11</sup> a toms/cm<sup>1</sup> であった。またこのSIMS測定の際、平均的な窒素の信号に対して、2倍以上に局所的に増加する窒素 濃度の増大が認められた。

【0035】8) 原料の融液中に窒素を2×10<sup>19</sup> a toms/cm<sup>3</sup> 添加し、引上速度1mm/minで結晶を育成した。途中結晶がポリ化したが、インゴットの上部から無転位の単結晶が得られた。結晶の窒素濃度をSIMSで測定した結果、結晶中の窒素濃度は約1.5×10<sup>19</sup> a toms/cm<sup>3</sup> であった。またこのSIMS測定の際、平均的な窒素の信号に対して、2倍以上に局所的に増加する窒素濃度の増大が認められた。

【0036】以上の各結晶から作成したウエハのCOP 密度を測定したところ表1のようになった。

【0037】(実施例1)参考例5)および参考例7)のウエハを本発明の熱処理条件により処理を行った。800℃で炉内に挿入し、挿入後10℃/minで昇温し1100℃で8時間保持した後、−10℃/minで降温し800℃で基板を取り出した。熱処理に用いたガスはコールドエバポレーターにより供給されたアルゴンガスをユースポイントで純化装置により生成したガスを用いた。ガス中の不純物濃度は5ppm以下であった。このガスを上記熱処理を通して雰囲気として用いた。また基板の挿入時には炉前に設けられたパージボックスによりパージを行い、試料を待機させている炉前の雰囲気が不純物5ppm以下のアルゴン雰囲気になったことを確認した後、炉口を開け、基板を挿入した。

[0038] 熱処理後の基板厚み中心の窒素濃度は、基板を劈開してSIMSで測定したところ、約 $5\times10^{14}$  atoms/cm<sup>3</sup> であった。

【0039】熱処理後の基板表面のDZ層の品質を評価するために、熱処理後の各基板表面に1000°Cの乾燥酸素雰囲気で25nmの酸化膜を形成し、酸化膜耐圧を測定した。耐圧測定に用いた電極は20mm²のポリシリコン電極であり、判定電流は1μAである。結果を表3に示す。良品の割合を示す8MV以上の耐圧を示したいわゆるCモード破壊を示した酸化膜の割合は99%とほぼ全ての酸化膜が良品であり、熱処理を行わなかった場合の20%に比べ大幅な改善が認められた。また判定電流100mAで11MV以上の耐圧を示したものの割合は95%であった。

0 【0040】さらに熱処理後の欠陥密度を調べるため、

改めて上記と同じ熱処理を行った基板を作成し、アンモ ニア過酸化水素水洗浄を繰り返して表面を合計0.1μ **mエッチングし、この際に増加した直径換算0. 1μm** 以上のCOPの数より欠陥密度を算出した。結果を表2 に示す。熱処理後の表面のCOP密度は14個/ウエハ であり、約0.1個/cm² であった。 さらにアンモニ ア過酸化水素水洗浄を繰り返してもCOPの数は14個 **/ウエハであり、COPの増加は認められなかった。**と のことから、直径換算で0. 1 μ m以上の結晶欠陥の密 度は10'個/cm'未満であることがわかった。

【0041】とのウエハのDZ層内の欠陥の密度を調べ るため、この基板の表面を鏡面研磨により 1 μ m 研磨 し、COPの測定を行った。鏡面研磨後には0.1µm 以上のCOPは20個/ウエハであったが、アンモニア 過酸化水素水洗浄を繰り返すことにより表面を0.1μ mエッチングした後に0. 1μm以上のCOPを測定す ると25個/ウエハであり、直径換算で0. lμm以上 の結晶欠陥の密度は約3×10°個/cm°であった。 【0042】この1μm研磨した状態での酸化膜耐圧を 測るために、上記と同様な酸化膜耐圧測定を行った。判 20 定電流は1μΑで8ΜV以上の耐圧を示した酸化膜の割 合は95%と99%であり、判定電流100mAで11 MV以上の耐圧を示したものの割合はいずれも92%で あった。

【0043】さらに深いところのCOPの密度を測定す るためにさらに 2 μ α 鏡面研磨を行い (元の表面から計 3 μm) 、0. 1 μm以上のC O Pの密度を測定すると 20個/ウエハであった。前節と同様に、アンモニア過 酸化水素洗浄を繰り返し0.1μmエッチングした後C OPを測定するとの70個/ウエハであった。このこと から表面下 3 μ m の直径換算で 0 . 1 μ m以上の結晶欠 陥の密度は3×10'個/cm' と見積もられた。

【0044】基板内部での欠陥密度を測定するために、 赤外トモグラフにより基板厚み中心の直径換算で0.2  $\mu$ m以上の欠陥の密度を測定したところ $7 \times 10$  個/ cm'であり、0.1 µm以上の欠陥密度はさらに多く なる。この基板の表面から深さ 0. 1 μmにおける欠陥 密度は10³個/cm³未満であることから、基板内部 に比べ1%以下の欠陥密度であることがわかった。

【0045】なお、このウエハは、基板内部においても 積層欠陥等の別種の欠陥も認められず、髙品質なシリコ ンウエハであることが確認された。

[0046] (実施例2)参考例6)のウエハを本発明 の熱処理条件により処理を行った。実施例1の熱処理と 同等の熱処理を参考例6)の結晶から作成したウェハに 施した。熱処理後基板を劈開しSIMSにより基板厚み 中心の窒素濃度を測定したところ約5×10<sup>14</sup> a t o m s/cm'であった。

[0047] 同様に熱処理を行ったウェハの表面の0. lμm以上のCOPを測定した(表2)ところ12個/ 50

ウエハであり、約0. 1個/cm² であった。さらにア ンモニア過酸化水素水洗浄を繰り返し、表面を 0 . Ιμ mエッチングした後測定を行っても数は変化せず 1 2 個 /ウエハであった。このことから、熱処理によりウエハ 表面の直径換算で0.1μm以上の結晶欠陥の密度は1 ×10 ª 個/c m³ 未満であることがわかった。

【0048】実施例1と同様に熱処理後の酸化膜耐圧を 調べた(表3)ところ、判定電流1μAで8MV以上の 割合が99%であり、判定電流100mAで11MV以 上の耐圧を示したものの割合は95%であった。

[0049] このウエハのDZ層内の欠陥の密度を調べ るため、この基板の表面を鏡面研磨により 1 µm研磨 し、COPの測定を行った。鏡面研磨後には0. lμm 以上のCOPは10個/ウエハであったが、アンモニア 過酸化水素水洗浄を繰り返すことにより表面を0.1μ mエッチングした後0. 1μm以上のСΟΡを測定する と10個/ウエハであり、深さ1μmの領域でも直径換 算で0. 1μm以上の結晶欠陥の密度は1×10°個/ cm'未満であった。

【0050】1μm研磨の状態での酸化膜耐圧を調べた ところ、判定電流 1 μΑで 8ΜV 以上の割合が 9 9%で あり、判定電流100mAで11MV以上の耐圧を示し たものの割合は95%であった。このことから、酸化膜 耐圧の観点からも熱処理後の最表面と深さ1μmでの結 晶の状態がほぼ同等であることがわかった。

【0051】さらに、DZ内部の欠陥の状態を調べるた めに鏡面研磨によりさらに2μm(最初の表面より3μ m)を研磨し、研磨後の0.1μm以上のCOPを測定 すると16個/ウエハであった。アンモニア過酸化水素 水洗浄を繰り返し、表面を0.1μmエッチングした後 測定を行うと21個/ウエハであり、直径換算で0.1  $\mu$ m以上の結晶欠陥の密度は $3 \times 10$ ,個/ cm,と見 積もられた。また酸化膜耐圧の値は判定電流 1 μΑで8 MV以上の割合が95%であり、判定電流100mAで 1 1 MV以上の耐圧を示したものの割合は9 0%であっ た。従って、実施例1の結果と比較すると、結晶育成時 の引上速度を速めることにより表面からより深くまで欠 陥を消滅させることができることが示された。

【0052】基板内部での欠陥密度を測定するために、 赤外トモグラフにより基板厚み中心の直径換算で0.2 μπ以上の欠陥の密度を測定したところ9 x 10°個/ cm'であり、O. l µm以上の欠陥密度はさらに多く なる。この基板の表面から深さ0. 1 μmにおける欠陥 密度は1×10°個/cm°未満であることから、基板 内部に比べ 1 %以下の欠陥密度であることがわかった。 【0053】なお、このウエハは、実施例 1 と同様に基 板内部においても積層欠陥等の別種の欠陥も認められ ず、髙品質なシリコンウエハであることが確認された。 【0054】(参考例9)参考例6)の結晶から作成し

たシリコン基板を800℃で炉内に挿入し、挿入後10

℃/minで昇温し1100℃で8時間保持した後、-10℃/minで降温し800℃で基板を取り出した。 但し、実施例1と異なり、挿入時以降の熱処理雰囲気を 5%の酸素を含むアルゴン雰囲気とした。熱処理後の基 板の厚み中心の窒素濃度を実施例1と同様に測定したと ころ約5×10<sup>11</sup>a t om s/c m³ であった。

[0055]熱処理後の基板表面のDZ層の品質を評価 するために、上記と同様な酸化膜耐圧の測定を行った (表3) ところ、判定電流 l μ A では 8 M V 以上の耐圧 を示した割合は90%であり、実施例1に記載の非酸化 10 性雰囲気で熱処理した場合に比べ劣っていた。また判定 電流100mAで11MV以上の耐圧を示したものは1 7%であった。

[0056] 熱処理後の0. l μ m以上のC O P を調べ るために、改めて上記と同じ熱処理を行った基板を作成 した。熱処理後の表面のCOP密度は約6000個/ウ エハであり、40個/cm² であった。さらに、アンモ ニア過酸化水素水洗浄を繰り返すことにより表面を0. 1μmエッチングしたのち0.1μm以上のСΟΡを測 定してもCOPの増加は誤差の範囲内であり、欠陥はほ 20 示す。 ぼ消滅していると考えられるものの、繰り返し洗浄前で も存在していた6000個/ウエハのCOPのために正 確なCOP体積密度を求めることはできなかった。

【0057】このように酸素を含む雰囲気で熱処理を施 したままの基板表面には、結晶欠陥痕が発生するため、 十分な品質を確保できないことがわかる。

【0058】(実施例3)参考例9で得られた基板につ いて、表面の欠陥痕を取り除くため熱処理後表面を 1 μ m鏡面研磨した基板を作成した。研磨後の表面の0.1 μm以上のCOPは14個/ウエハであり、約0.1個 30 /cm² であった。さらにアンモニア過酸化水素水洗浄 を同様に繰り返してCOPの体積密度を測定すると1× 10' 個/cm' であった(表2)。 1 μm研磨後のウ エハに作成した酸化膜の耐圧を調べた(表3)ところ、 判定電流 l μ A での 8 MV以上の割合が 9 5 %、 1 0 0 mAで11MV以上のものが90%であった。

[0059]との熱処理後lμm研磨した基板の深さ方 向の欠陥分布を調べるため、さらに、表面を 1 μ m 追加 研磨をおこなった(熱処理前の基板表面から合計2μm の研磨)。との基板の直径換算で0.1μm以上の結晶 欠陥の密度をアンモニア過酸化水素水の繰り返し洗浄に より測定すると、9×10'個/cm'であった。酸化 膜の耐圧を調べたところ、判定電流 1 μ A での 8 M V 以 上の割合が90%、100mAで11MV以上のものが 85%であった。

[0060] 基板内部での欠陥密度を測定するために、 赤外トモグラフにより基板厚み中心の直径換算で0.2 μm以上の欠陥の密度を測定したところ9 x 10°個/  $cm^3$ であり、O.  $1\mu m$ 以上の欠陥密度はさらに多く なる。この基板の表面から深さ0. 1μmにおける欠陥 50

密度は1×10 間/cm であることから、基板内部 に比べ1%以下の欠陥密度であることがわかった。

[0061]以上の結果から、熱処理後のウエハを1μ m研磨して表面のCOPを除去することにより、直径換 算で0.1μm以上の結晶欠陥の密度が1×10・個/  $cm^3$ 以下である無欠陥層の深さが $1\mu m$ 以上であるウ エハが作成できることがわかった。

【0062】なお、このウエハも、基板内部において積 層欠陥等の別種の欠陥も認められず、髙品質なシリコン ウエハであることが確認された。

【0063】(参考例10)実施例3の基板をさらに1 μπ研磨 (熱処理前の基板表面から3μm) 後、同様に 直径換算で0.1μm以上の結晶欠陥の密度を測定する と7×10,個/cm,であり(表2)、酸化膜耐圧は 判定電流 1 μ A での 8 MV以上の割合が 7 5%、 100 mAで11MV以上のものが30%であり(表3)、過 剰な研磨を施すと、特性が劣化することもわかった。

【0064】(比較例1)参考例の結晶の酸化膜耐圧の 特性を上記と同様な方法で評価した。その結果を表4に

[0065] (比較例2)参考例1)、2)の結晶に対 して実施例1の熱処理を行い、表面及び深さ1μm、3 μmのCOP密度及び酸化膜耐圧の測定した結果を表 5、6に示す。いずれの場合も深さ1μmでの直径換算 で0. 1μm以上の結晶欠陥の密度が1×10′個/c m'をこえており、また酸化膜耐圧の値も実施例に比べ 悪くなっていることがわかる。

【0066】(比較例3)参考例8)の結晶に対し実施 例1の熱処理を行い、表面及び深さ1 μm、3 μmのC OP密度及び酸化膜耐圧の測定した結果を表5、6に示 す。直径換算で0. lμm以上のCOP密度は本発明の 範囲であり、また実施例1にくらべ酸化膜耐圧もほぼ同 等であったものの、結晶内部に発生した直径約10μm の積層欠陥が基板内部より表面まで突き出していて、基 板表面における直径換算0. 1 μ m以上の結晶欠陥の面 密度が5個/cm゚であり、深さ1μmまでの直径換算 0. 1 µ m以上の結晶欠陥の体積密度としては5×10 <sup>・</sup> 個/cm<sup>³</sup> となり、デバイスの作成には適さない基板 となっていた。

【0067】(実施例4)参考例3)、4)の結晶を実 施例1の熱処理を行い、表面及び深さ1μm、3μmの COP密度及び酸化膜耐圧の測定した結果を表7、8に 示す。熱処理後に基板を劈開しSIMSにより基板厚み 中心の窒素濃度を測定したが、参考例3)、4)いずれ の結晶も、窒素の定量はできなかった。しかしながら、 バックグラウンドの信号強度の 2 倍以上の信号強度で窒 素の局所的な信号の増大が認められた。

[0068]

【表1】

以 LのCOPの数(個/6インチウエハ)

0.1 $\mu$ ml	<u>以上のCO</u>	Pの数(個)				0)		
結晶	1)	2)	3)	4)	5)	6)	7)	87
	1 2 2 2	2000	2000	1000	0	0	0	0
A	2000	2000	4000	1000		2000	6'0 0 0	6000
	4000	4000	4000	15000l	6000	18000	0000	0000

Aはアンモニア過酸化水素水の繰り返し洗浄を行う前のCOP個数、 Bはアンモニア過酸化水素水の繰り返し洗浄により表面を片側 0.1μmのエッチングを行った後のCOP個数

[0069]

\*10\*【表2】

実施例1、2、3の熱処理後の0.1μm以上のCOP密度(個/cm²)

実施例1、2.	2、30無過量後00.121115年115年115年115日			実施例3	
	実施例1	実施例1			
結晶	5)	7)	6)	6)	
<b>安</b> 面	<1E+03	<1E+03	<1E+03		
1 µm研磨	3E+03	3E+03	<1E+03	1E+03	
		3E+04	3E+03	7E+05	
3 μm研磨	3ETU4	1 3 2			

(7E+05) は参考例10

[0070]

※ ※【表3】

communa 2 2の酸化腺酸圧(進位%)

<b>契施例1、2、</b>	3の酸化膜(所)	実施例 1	実施例 1	実施例 2	実施例3
結晶	TIREMEDIA	5)	7)	6)	6)
表面	1 μ Α	9 9	9 9	99	90
汉国	100mA	95	9 5	9 5	17
1μm研磨	1 μΑ	9 5	99	99	95
1 h maine	100mA	9 2	9 2	9 5	90
3μm研磨	1 μΑ	90	9 5	9 5	7 5
2 HIIIWINH	100mA	80	8.5	9 0	3 0

[0071]

★30★【表4】

参考例1)~7)の結晶の酸化膜耐圧(単位%)

麥~~1711.	一つころ	BAN HX I CON	Military L Inc.	· · · · · · · · · · · · · · · · · · ·				
	1)	2)	3)	4)	5)	6)	7)	8)
結晶	1 /				0			٥
Ι Δ	23	23	20	10_	0			<del></del> _
<del></del>			^	0	0	0	0	0
1 10	ıx		ıv					

[0072]

☆ ☆【表5】

比較例2、3の0.1 μm以上のCOP密度(個/cm³)

ACHAPIAN SI	比較例 2	比較例2	比較例3
	1)	2)	8)
<b>表面</b>	<1E+03	<1E+03	<1E+03
1μm研磨	3E+05	3E+05	5E+03
3 μ m研磨	3E+05	3E+05	5E+04

[0073]

【表6】

18

の理論の強化障碍圧(単位%)

LL BALDHO '-	(パ) 多りいりしかどくか タノスをし			
LL BCD-12.	判定電流	比較例2	比較例2	比較例3
At El	1776-4804	1)	2)	5)
結晶	1 μ Α	9 5	9 9	99
表面	100mA	9 2	95	9 5
	1μΑ	7.5	7.5	9 0
1 μጠ研磨	100mA	17	17	80
2 777	1 μ Α	3 2	3 2	90
3 μ加研磨	100m4	13	13	8.0

[0074]

【表7】

\* [0075] 【表8】

実施例4の0.1 μm以上のCOP密度(個/cm³)

, , , , , , , , , , , , , , , , , , ,	実施例4	実施例4
結晶	3)	4)
表面	<1E+03	<1E+03
1 µm研磨	1E+04	5E+03
3 μ m研磨	5E+04	3E+04

実施例4の熱処理後の酸化膜耐圧(単位%)

SCHOOL STATE	判定電流	実施例4	実施例4
結晶		3)	4)
表面	1μΑ	9 5	9 9
20,000	100mA	9 2	9 5
1μm研磨	1 μ Α	9 0	9 2
1 12 1110123	100mA	8 5	9 0
3 µ m研磨	1 μΑ	70,	9 0
Same	100mA	6 0	8 0

ス形成領域の結晶欠陥が極めて少ないので、基板上に作 成される半導体デバイスの歩留りが向上するとともに、 その信頼性も高まるため、デバイス作成プロセスにおけ る生産性向上並びにコスト低減に寄与すると言う効果を 有する。

※【0077】また、本発明のシリコン半導体基板の製造 【発明の効果】本発明のシリコン半導体基板は、デバイ 30 方法によれば、シリコン半導体基板中の空孔欠陥を効果 的に消滅させることができるとともに、酸素析出物もそ の大きさが小さいために簡便な熱処理によって容易に消 滅できることから、半導体デバイス作成に必要な高品質 な単結晶表面層を有するシリコン半導体基板を生産性良 く製造することが可能となった。

フロントページの続き

(72)発明者 坂本 光

神奈川県川崎市中原区井田3-35-1 新 日本製鐵株式会社技術開発本部内

(72)発明者 中居 克彦

神奈川県川崎市中原区井田3-35-1 新 日本製鐵株式会社技術開発本部内

(72)発明者 星野 泰三

山口県光市島田3434番地 ニッテツ電子株 式会社内

```
【公報種別】特許法第17条の2の規定による補正の掲載
[部門区分]第3部門第1区分
[発行日] 平成14年1月23日(2002.1.23)
[公開番号] 特開2000-26196 (P2000-26196A)
[公開日] 平成12年1月25日(2000.1.25)
【年通号数】公開特許公報12-262
[出願番号] 特願平11-84915
[国際特許分類第7版]
  H05K 9/00
  B32B 15/06
  C093
      9/02
      11/04
      11/06
     109/02
     121/00
     161/06
  C30B 29/06
             502
      33/02
  H01L 21/208
      21/322
 [FI]
  H05K 9/00
               W
               R
  B32B 15/06
  C09J 9/02
       11/04
       11/06
      109/02
   C30B 29/06
                Α
             502 H
       33/02
                P
   H01L 21/208
       21/322
```

### 【手続補正書】

【提出日】平成13年6月7日(2001.6.7)

【手続補正 1】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

[補正方法] 変更

【補正内容】

#### 【特許請求の範囲】

【請求項1】 チョクラルスキー法又は磁場印加チョクラルスキー法により育成したシリコン単結晶から得たシリコン半導体基板であって、少なくとも基板表面から深さ1μmまでの領域において、直径換算で0.1μm以上の結晶欠陥の密度が10°個/cm°以下であること

を特徴とするシリコン半導体基板。

【請求項2】 シリコン半導体基板の厚み中心における 窒素含有量が1×10<sup>13</sup>atoms/cm<sup>3</sup>以上1×1 0<sup>16</sup>atoms/cm<sup>3</sup>以下である請求項1記載のシリコン半導体基板。

【請求項3】 シリコン半導体基板の窒素含有量が1×10<sup>16</sup> a t o m s / c m リトであり、かつ該基板中を二次イオン質量分析法で測定した窒素濃度が、平均信号強度の2倍以上の信号強度を示す窒素偏析による局所濃化部を有する請求項1記載のシリコン半導体基板。

【請求項4】 シリコン半導体基板の厚み中心における 窒素含有量が1×10<sup>1</sup>, a t o m s / c m リ上1×1 0<sup>16</sup> a t o m s / c m<sup>1</sup>以下であり、かつ該基板中を二次イオン質量分析法で測定した窒素濃度が、平均信号強度の2倍以上の信号強度を示す窒素偏析による局所濃化部を有する請求項1記載のシリコン半導体基板。

【請求項5】 チョクラルスキー法又は磁場印加チョクラルスキー法により育成したシリコン単結晶から得たシリコン半導体基板であって、基板厚み中心から表面に向かって結晶欠陥が減少する密度分布を有し、基板表面における直径換算で0.1μm以上の結晶欠陥の面密度が1個/cm²以下であり、かつ基板表面から深さ0.1μmにおける直径換算で0.1μm以上の結晶欠陥の体積密度が基板厚み中心に比べ1%以下であり、さらに基板厚み中心における窒素含有量が1×101。atoms/cm³以上1×101。atoms/cm³以上1×101。atoms/cm³以上1×101。

【請求項6】 1×10<sup>11</sup> a t o m s / c m <sup>3</sup>以上1. 5×10<sup>11</sup> a t o m s / c m <sup>3</sup>以下の窒素を含有するシリコン融液を用いてチョクラルスキー法又は磁場印加チョクラルスキー法により育成したシリコン単結晶から得たシリコン半導体基板を、1000℃以上1300℃以下の温度で1時間以上熱処理することを特徴とするシリコン半導体基板の製造方法。

【請求項7】 シリコン単結晶をチョクラルスキー法又 は磁場印加チョクラルスキー法により育成する際に、引 上速度をV (mm/min)、シリコンの融点から1300℃までの温度範囲における引上軸方向の結晶内温度 勾配の平均値をG (℃/mm)とするとき、V/G≧ 0.2 (mm³/℃min)を満足する条件で育成する 請求項6記載のシリコン半導体基板の製造方法。

【請求項8】 非酸化性ガス雰囲気中で熱処理する請求 項6又は請求項7記載のシリコン半導体基板の製造方 注

【請求項9】 <u>該雰囲気中の不純物濃度が5ppm以下であることを特長する請求項8に記載のシリコン半導体</u> 基板の製造方法。

【請求項10】 炉前に設けられたパージボックスによりパージを行うことを特徴とする、請求項8または9に記載のシリコン半導体基板の製造方法。

【請求項11】 酸素を0.01vo1%以上100vo1%以上100vo1%以下含有するガス雰囲気中で熱処理した後、さらに基板表面を0.5μm以上1.0μm以下研磨して、基板表面を鏡面とする請求項6又は請求項7に記載のシリコン半導体基板の製造方法。

【請求項12】 半導体基板の少なくとも基板表面から深さ1μmまでの領域において、直径換算で0.1μm以上の結晶欠陥の密度が10<sup>4</sup>個/cm<sup>3</sup>以下であることを特徴とする請求項6~11のいずれか一項に記載のシリコン半導体基板の製造方法。